• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體裝置，包括：形成在半導體晶片上的多個電晶體失配電路；和形成在該半導體晶片上的特性化電路。將該特性化電路耦合以同時接收由絕對值電路所提供的輸入，這些絕對值電路本身同時接收來自這些失配電路的輸入，並配置用來輸出在這些失配電路中電晶體之間的失配的標準偏差。
    公开号:TW201320215A
    申请号:TW101131628
    申请日:2012-08-30
    公开日:2013-05-16
    发明作者:Colin C Mcandrew；Brandt Braswell
    申请人:Freescale Semiconductor Inc；
    IPC主号:H01L22-00
    专利说明:
    金氧半場效電晶體(MOSFET)失配特性化電路
    本發明一般涉及電子電路，更具體地，涉及特性化電晶體失配的電路。
    本申請涉及同一日期申請、標題為「＿＿＿，」的第＿＿＿號(代理人案號RA48748ZC)美國專利申請，將Colin McAndrew和Michael Zunino稱作發明人，並轉讓給其當前受讓人。
    MOSFET失配是類比電路產量損失的主要原因。在製造過程中失配能夠隨時間變化，但特性化和進行監視非常困難，如果失配的數量小，需要在製造環境中無法獲得或不符合要求的精度和/或耗時測量。
    直排當前失配測量，包括通過偏置和幾何構型，能用於採用已知為反相傳播差異(BPV)的技術的失配特性化。在其他途徑中，閾值電壓和增益因數能用於特性化和/或電路建模目的。無論使用了什麼資料，必須非常仔細地設計失配特性化的測試結構，必須極其精確地進行這些測量，因為對於精細電路，0.1%級別的失配是顯著的(如，對於10位元資料轉換器，210=1024，因此該最低有效位元需要精確到0.1%級別)。
    因為對高度對稱裝置佈局和高度精確測量的需要，失配特性化是困難的並已經在實驗室而不是在產品測試環境中進行。這意味著尚未經常對失配隨時間進行跟蹤。
    此處公開的系統和方法的實施方案提供了一種電路，生成較大的、易於測量的輸出電壓，其僅僅基於在一個倒相級中金屬氧化層半導體場效電晶體(MOSFET)和另一倒相級中電晶體之間的失配。該電路能夠位於半導體晶片的未使用部件中，或實施在建模在該晶片尚的一個或多個積體電路中以實現高性價比，在製造期間的電晶體失配的可靠監視和控制以增加產量和裝置可靠性。
    本發明通過示例方式進行描述並不受限於這些附圖，其中相同標記表示相同元件。以簡化和清晰目的對這些圖中的元件進行描述且尚未必要地按比例將其描繪。
    參照圖1，示出了半導體裝置100，其包括晶片101，該晶片101上形成了多個半導體晶片結構102。沿著在這些晶片結構102之間的水平和/或垂直劃道105網格任意位置，能夠形成電晶體失配電路104，即使將電路104示出在該水平和垂直劃道105的交叉點處。也能夠將電路104形成在一個或多個晶片結構102中，作為形成在劃道105中的補充或替代。
    電路104能夠包括第一P型金屬氧化物半導體(PMOS)電晶體108，第二PMOS電晶體110，第一N型金屬氧化物半導體NMOS電晶體112，和第二NMOS電晶體114。電晶體108，110，112，114每一個能夠具有源極，漏極，柵極和體電極。將第一和第二PMOS電晶體108，110和第一和第二NMOS電晶體112，114的柵極耦合到第一PMOS電晶體108和第一NMOS電晶體112的漏極。將第二PMOS電晶體110的漏極耦合到第二NMOS電晶體114的漏極。將該第一輸出端子Vo1耦合到該第一PMOS電晶體108和第一NMOS電晶體112的漏極。將該第二輸出端子Vo2耦合到該第二PMOS電晶體110和第二NMOS電晶體114的漏極。
    將電壓源Vdd耦合到第一和第二PMOS電晶體108，110的源極和體電極。將電壓源Vss耦合到第一和第二NMOS電晶體112，114的源極和體電極。
    在第一輸出端子Vo1處的電壓106和在第二輸出端子Vo2處的電壓116之間的差指示了在這些電晶體108，110，112，114之間的失配。第一PMOS和NMOS電晶體108，112形成了自偏置轉換器電路。第二PMOS和NMOS電晶體110，114形成了放大該自偏置轉換器電路的電晶體失配的第二階轉換器電路。
    這些失配測量能用於在製造晶片101後立即特性化在晶片101上的電晶體。由於對於在半導體裝置100上的類似類型電晶體希望具有相同或類似特性，能夠在後續製造步驟中採取修正動作以減少在晶片101上的電晶體之間的差異，如果該失配特性無法接受。
    在該第一和第二輸出端子處的電壓106，116之間的差歸因於在第一和第二PMOS電晶體108，110，和/或第一和第二NMOS電晶體112，114之間的失配。
    能夠改變這些電晶體108，110，112，114的幾何構型以突出在電晶體108，110，112，114之間的差異。例如，根據用於處理技術的設計規則，能夠形成具有最小長度和寬度的電晶體108，110，112，114。在另一實施例中，能夠選擇最小長度的第一和第二PMOS電晶體108，110的寬度用來具有可對比於第一和第二NMOS電晶體112，114的電流驅動能力。在另一實施例中，NMOS電晶體112，114的長度和/或寬度能夠形成為大於根據用於處理技術的設計規則的最小值，PMOS電晶體108，110的長度能夠等同於NMOS電晶體112，114的長度，而PMOS電晶體108，110的寬度能夠縮放以提供可對比於NMOS電晶體112，114的電流驅動。可替換地，NMOS電晶體112，114的最小長度能夠用於具有放大到該最小寬度4到9倍的寬度的電路104中，或具有PMOS電晶體108，110的最小長度的其他合適縮放因數，具有縮放的寬度以具有可對比於第一和第二NMOS電晶體112，114的電流驅動能力。
    圖2是能用來特性化圖1的半導體裝置100中電晶體失配的電路200的實施方案的原理圖，其包括多個電晶體失配電路202，多個絕對值電路204，和形成在半導體晶片101上的特性化電路206。特性化電路206被耦合以接收由失配電路202和絕對值電路204所提供的輸入並被配置用來輸出在失配電路202中電晶體208/212，210/214之間的失配的標準偏差。電晶體失配電路202輸出值Vo1和Vo2，在這些輸出電壓之間的差指示了在PMOS電晶體208/212之間和在NMOS電晶體212，214之間的失配。絕對值電路204和特性化電路206接收失配電路202的輸出並提供了指示該電晶體208/212，210/214之間失配的標準偏差的值。
    能夠將特性化電路206實施為求和放大器，其包括並行耦合電阻230的可操作放大器232。將電阻228串列耦合在各個電晶體失配電路202和絕對值電路204和該求和放大器之間。電阻230具有R歐姆的值，電阻228具有等於該第一電阻值、數倍於電晶體失配電路數量、數倍於由2除以pi(2/π)的平方根的值以確定在該失配電路202中電晶體208/212，210/214之間的失配的標準偏差。注意，可將其他類型的特性化電路206實施在半導體裝置100上，作為求和放大器的替換或補充，以提供非標準偏差的電晶體失配的特性的指示或測量。
    電晶體失配電路202類似於圖1的電晶體失配電路104，包括具有PMOS電晶體208和NMOS電晶體210的第一階轉換器電路。將PMOS電晶體208的漏極耦合到NMOS電晶體210的漏極。形成了失配電路202的第二階的第二階轉換器電路包括PMOS電晶體212和NMOS電晶體214。將PMOS電晶體212的漏極耦合到NMOS電晶體214的漏極。將第一輸出電壓Vo1耦合在第一PMOS電晶體208和第一NMOS電晶體210的漏極之間並連接到PMSO電晶體208，212和NMOS電晶體210，214的柵極。將第二輸出電壓Vo2耦合在第二PMOS電晶體212和第二NMOS電晶體214的漏極之間。將PMOS電晶體208，212的源極和體電極耦合到Vdd，將NMOS電晶體210，214的源極和體電極耦合到Vss。
    能夠將多個絕對值電路204耦合在各個電晶體失配電路202和該特性化電路206之間。在一些實施方案中，絕對值電路204能夠包括具有耦合到電晶體失配電路202的第一輸出電壓Vo1的第一輸入的比較器216。將每一個比較器216的第二輸入耦合到來自該電晶體失配電路202的各個第二輸出電壓Vo2。比較器216提供了用來選擇到各個單位增益緩衝器226的輸入的輸出(標注為N個比較器各個的s1...sN)。
    配置單位增益緩衝器226用來接收第一和第二輸入，用來提供指示了該各個電晶體失配電路202的輸出電壓Vo1和Vo2之間的差的絕對值的輸出。將單位增益緩衝器226的第一輸入耦合到基於比較器216輸出進行操作的第一組開關218，220。當第一輸出電壓小於第二輸出電壓時，開關218關閉且開關220打開以將第一輸出電壓Vo1提供給單位增益緩衝器226的第一輸入。當第二輸出電壓小於第一輸出電壓時，開關218打開閉且開關220關閉以將第二輸出電壓Vo2提供給單位增益緩衝器226的第一輸入。
    將單位增益緩衝器226的第二輸入耦合到基於比較器216輸出進行操作的第二組開關222，224。當第一輸出電壓小於第二輸出電壓時，開關222關閉且開關224打開以將第二輸出電壓Vo2提供給該第三比較器的第二輸入。當第一輸出電壓大於第二輸出電壓時，開關222打開閉且開關224關閉以將第一輸出電壓Vo1提供給單位增益緩衝器226的第二輸入。
    圖3是能用來特性化電晶體失配的電路300的另一實施方案的原理圖，其包括一個或多個電晶體失配電路202，一個或多個絕對值電路302和形成在半導體晶片101上的特性化電路206。
    在所示的實施方案中，將絕對值電路302耦合在各個電晶體失配電路202和特性化電路206之間。絕對值電路302包括耦合在第一輸出電壓Vo1和可操作放大器310的第一輸入之間的電阻304。將電阻306耦合在第二輸出電壓Vo2和可操作放大器310的第二輸入之間。將電阻308耦合在可操作放大器310和第一輸入和可操作放大器310的輸出之間。將電阻312耦合在可操作放大器310的第二輸入和地面之間。將電阻314耦合在可操作放大器310和輸出和可操作放大器328的第一輸入之間。將電阻316耦合在可操作放大器310和輸出和可操作放大器330的第一輸入之間。將電阻318耦合在可操作放大器330的第一輸入和二極體324和電阻320的一端之間。將電阻320的另一端耦合到可操作放大器328的第一輸入。將二極體324耦合在電阻318的一端和可操作放大器328的輸出之間。將二極體326耦合在可操作放大器328和輸出和可操作放大器328的第一輸入之間。將可操作放大器328的第二輸入耦合到地面。將電阻332耦合在可操作放大器330的第一輸入和可操作放大器330的輸出之間。將可操作放大器330的第二輸入耦合到地面。特性化電路206是求和放大器，其包括並行耦合電阻230的可操作放大器232。可操作放大器232的第一輸入接收了絕對值電路302的輸出，通過電阻228進行連接。將可操作放大器232的第二輸入耦合到地面。
    將特性化電路206配置用來輸出在該失配電路202中電晶體208/212，210/214之間的失配的標準偏差。該電晶體失配電路202輸出值Vo1和Vo2，這些輸出電壓之間的差指示了PMOS電晶體208/212之間和NMOS電晶體212，214之間的失配。特性化電路206通過絕對值電路302接收失配電路202的輸出並提供了指示在電晶體208/212，210/214之間失配的標準偏差的值。
    能夠將特性化電路206實施為求和放大器，其包括並行耦合電阻230的可操作放大器232。將電阻228串列耦合在各個絕對值電路302和該求和放大器之間。電阻230具有R歐姆的值，電阻228具有等於該第一電阻值、數倍於電晶體失配電路數量、數倍於由2除以pi(2/π)的平方根的值以確定在該失配電路202中電晶體208/212，210/214之間的失配的標準偏差。注意，可將其他類型的特性化電路206實施在半導體裝置100上，作為求和放大器的替換或補充，以提供非標準偏差的電晶體失配的特性的指示或測量。
    電晶體失配電路202類似於圖1的電晶體失配電路104，包括具有PMOS電晶體208和NMOS電晶體210的第一階轉換器電路。將PMOS電晶體208的漏極耦合到NMOS電晶體210的漏極。形成了失配電路202的第二階的第二階轉換器電路包括PMOS電晶體212和NMOS電晶體214。將PMOS電晶體212的漏極耦合到NMOS電晶體214的漏極。將第一輸出電壓Vo1耦合在第一PMOS電晶體208和第一NMOS電晶體210的漏極之間並連接到PMSO電晶體208，212和NMOS電晶體210，214的柵極。將第二輸出電壓Vo2耦合在第二PMOS電晶體212的漏極和第二NMOS電晶體214的漏極之間。將PMOS電晶體208，212的源極和體電極耦合到Vdd，將NMOS電晶體210，214的源極和體電極耦合到Vss。
    能夠使用一個或多個電晶體失配電路104，202，絕對值電路204，302，和求和放大器，或在劃道105中和/或在半導體晶片101上IC晶片102中的各個位置內的其他特性化電路206(圖1)。
    一旦處理晶片101，能夠在探針測試期間將電壓源Vdd和Vss同時用於多個電晶體失配電路104，202。當將這些電壓源用於這些電晶體失配電路104，202時，能夠使用另一探針測量該特性化電路206的輸出。
    因為實施本發明的設備，除了電晶體失配電路104，202，由為本領域技術人員已知的電子元件和電路構成，將不會以比如上述認為必須的更廣泛範圍方式對電路細節進行解釋，用於本發明的基礎概念的理解和認識並為了根據本發明的教導不混淆或困撓。
    可將此處所述之每一個信號指定為正或負邏輯，其中通過在該信號名稱上的杆或跟隨該名稱的asterix(＊)能夠指示負邏輯。在負邏輯信號的情況中，在該邏輯上的真實狀態對應於邏輯電平零處，該信號是低電平有效。在正邏輯信號的情況中，在該邏輯上的真實狀態對應於邏輯電平一處，該信號是高電平有效。注意，能夠將此處所述之這些信號任意一個指定為負或正邏輯信號。因此，在替換實施方案中，可將被描述為正邏輯信號的那些信號實施為負邏輯信號，可將被描述為負邏輯信號的那些信號實施為正邏輯信號。
    儘管已經參照具體導電類型或電勢極性對本發明進行了描述，技術人員認識到，可以對導電類型和電勢極性取反。
    而且，在本說明書和請求項中的術語「前」，「後」，「頂部」，「底部」，「之上」，「之下」等，如果有的話，用於說明性目的但對固定相對關係的描述不是必須的。應當理解，在合適環境中這樣使用的這些術語是可交換的，使得此處所述之本發明實施方案，例如，能夠在其他取向中進行操作而不是此處所描述或不然說明的那些。
    儘管此處參照具體實施方案對本發明進行了說明，可做出各種修改和變化而不背離如在下面請求項中提起的本發明的範圍。例如，能夠使用任意類型MOS電晶體來實施此處所述之這些電路，如標準本體電晶體，絕緣體電晶體上的矽片(具有或不具有體接觸)，和多門FinFET結構，用來命名少數幾個。相應地，將以描述性而不是限制意義來考慮本說明書和附圖，打算將所有這樣的修改包括在本發明的範圍內。不打算將此處根據具體實施方案所述之針對問題的任意好處，優點或解決方案解釋為這些請求項的所有或之一的臨界，所需，或基本特徵或元件。
    不打算將如此處所使用的術語「耦合」限定為直接耦合或機械耦合。
    而且，將如此處所使用的術語「一個」定義為一個或更多，而不是一個。同樣，不應將在這些請求項中的介紹性短語如「至少一個」和「一個或多個」的使用解釋為暗示由該不定冠詞「一個」進行的另一請求項元件的介紹將包含這樣介紹後的請求項元件的任意特定請求項限制為公開了僅僅包含一個這樣元件，即使當同一請求項包括該介紹性短語「一個或多個」或「至少一個」和不定冠詞如「一個」。對於定冠詞的使用，這同樣有效。
    除非另做說明，使用術語如「第一」和「第二」用來在如所述這樣術語的元件之間進行任意區分。因而，不必打算將這些術語用來指示這些元件的時態或其他優先順序。
    100‧‧‧半導體裝置
    101‧‧‧晶片
    102‧‧‧半導體晶片結構
    104‧‧‧電晶體失配電路
    105‧‧‧水平和/或垂直劃道
    106‧‧‧在第一輸出端子Vo1處的電壓
    108‧‧‧電晶體
    110‧‧‧電晶體
    112‧‧‧電晶體
    114‧‧‧電晶體
    116‧‧‧第二輸出端子Vo2處的電壓
    200‧‧‧半導體裝置中電晶體失配的電路
    202‧‧‧電晶體失配電路
    204‧‧‧絕對值電路
    206‧‧‧特性化電路
    208‧‧‧電晶體
    210‧‧‧電晶體
    212‧‧‧電晶體
    214‧‧‧電晶體
    216‧‧‧比較器
    218‧‧‧開關
    220‧‧‧開關
    222‧‧‧開關
    224‧‧‧開關
    226‧‧‧單位增益緩衝器
    228‧‧‧電阻
    230‧‧‧電阻
    232‧‧‧可操作放大器
    300‧‧‧電晶體失配的電路
    302‧‧‧絕對值電路
    304‧‧‧電阻
    306‧‧‧電阻
    308‧‧‧電阻
    310‧‧‧可操作放大器
    312‧‧‧電阻
    314‧‧‧電阻
    316‧‧‧電阻
    318‧‧‧電阻
    320‧‧‧電阻
    324‧‧‧二極體
    326‧‧‧二極體
    328‧‧‧可操作放大器
    330‧‧‧可操作放大器
    332‧‧‧電阻
    圖1是包括了能夠用來指示電晶體失配的電路的半導體裝置的實施方案的原理圖。
    圖2是能用來特性化圖1的半導體裝置中電晶體失配的電路的實施方案的原理圖。
    圖3是能用來特性化圖1的半導體裝置中電晶體失配的電路的另一實施方案的原理圖。
    200‧‧‧半導體裝置中電晶體失配的電路
    202‧‧‧電晶體失配電路
    204‧‧‧絕對值電路
    206‧‧‧特性化電路
    208‧‧‧電晶體
    210‧‧‧電晶體
    212‧‧‧電晶體
    214‧‧‧電晶體
    216‧‧‧比較器
    218‧‧‧開關
    220‧‧‧開關
    222‧‧‧開關
    224‧‧‧開關
    226‧‧‧單位增益緩衝器
    228‧‧‧電阻
    230‧‧‧電阻
    232‧‧‧可操作放大器
    权利要求:
    Claims (20)
    [1] 一種半導體裝置，包括：求和放大器；多個電晶體失配電路，其中這些電晶體失配電路輸出指示了在這些電晶體失配電路各個中的電晶體之間失配的值；和來自耦合到該求和放大器輸入的電晶體失配電路的輸出，其中該求和放大器提供了指示在這些電晶體之間失配的標準偏差的值。
    [2] 如請求項1之半導體裝置，進一步包括：該求和放大器包括並行耦合到第一電阻的第一可操作放大器；和串列耦合在各個電晶體失配電路和該求和放大器之間的多個第二電阻。
    [3] 如請求項2之半導體裝置，進一步包括：該第一電阻具有R歐姆的值；和這些第二電阻具有等於該第一電阻值、數倍於電晶體失配電路數量、數倍於由2除以pi(2/π)的平方根的值。
    [4] 如請求項1之半導體裝置，其中該電晶體失配電路包括：第一轉換器電路，包括第一PMOS電晶體和第一NMOS電晶體，該第一PMOS電晶體的漏極耦合到該第一NMOS電晶體的漏極；第二轉換器電路，包括第二PMOS電晶體和第二NMOS電晶體，該第二PMOS電晶體的漏極耦合到該第二NMOS電晶體的漏極；第一輸出電壓Vo1，其耦合到該第一和第二PMOS和NMOS電晶體的柵極，在該第一PMOS電晶體的漏極和該第一NMOS電晶體的漏極之間以自偏置該第一轉換器電路；和第二輸出電壓Vo2，其耦合在該第二PMOS電晶體的漏極和該第二NMOS電晶體的漏極之間。
    [5] 如請求項1之半導體裝置，進一步包括：多個絕對值電路，耦合在各個電晶體失配電路和該求和放大器之間。
    [6] 如請求項5之半導體裝置，其中該絕對值電路包括：比較器，其具有第一輸入，其耦合到這些電晶體失配電路之一的各個第一輸出電壓Vo1，第二輸入，其耦合到來自這些電晶體失配電路之一的各個第二輸出電壓Vo2，和輸出，其用來選擇到單位增益緩衝器的輸入；和單位增益緩衝器，配置用來接收第一輸入和第二輸入，用來提供指示該各個電晶體失配電路第二輸出電壓和第一輸出電壓之間差的絕對值的該單位增益緩衝器輸出，將該單位增益緩衝器的第一輸入耦合到基於該比較器的輸出進行操作的第一組開關，以在第一輸出電壓小於第二輸出電壓時將第一輸出電壓提供給該單位增益緩衝器的第一輸入，以在第二輸出電壓小於第一輸出電壓時將第二輸出電壓提供給該單位增益緩衝器的第一輸入，和將該單位增益緩衝器的第二輸入耦合到基於該比較器輸出進行操作的第二組開關，以在第一輸出電壓大於第二輸出電壓時將第一輸出電壓提供給該單位增益緩衝器的第二輸入，以在第二輸出電壓大於第一輸出電壓時將第二輸出電壓提供給該單位增益緩衝器的第二輸入。
    [7] 如請求項5之半導體裝置，其中該絕對值電路進一步包括：第二電阻，耦合在該第一輸出電壓Vo1和第二可操作放大器的第一輸入之間；第三電阻，耦合在該第二輸出電壓Vo2和第二可操作放大器的第二輸入之間；第四電阻，耦合在該第二可操作放大器的第一輸入和該第二可操作放大器的輸出之間；第五電阻，耦合在該第二可操作放大器的第二輸入和地面之間；第六電阻，耦合在該第二可操作放大器的輸出和第三可操作放大器的第一輸入之間；第七電阻，耦合在該第二可操作放大器的輸出和第四可操作放大器的第一輸入之間；第八電阻，耦合在該第四可操作放大器的第一輸入和極體之間；第九電阻，包括耦合在該第八電阻和二極體之間的一端，耦合到該第三可操作放大器的一輸入的另一端；第一二極體，耦合在該第三可操作放大器的輸出和該第八電阻之間；第二二極體，耦合在該第三可操作放大器的第一輸入和該第三可操作放大器的輸出之間；該第三可操作放大器的第二輸入耦合到地面；第十電阻，耦合在該第四可操作放大器的第一輸入和該第四可操作放大器的輸出之間；和該第四可操作放大器的第二輸入耦合到地面。
    [8] 如請求項5之半導體裝置，其中該求和放大器206包括第一可操作放大器，具有耦合在該第一可操作放大器的輸出和該第一可操作放大器的第一輸入之間的電阻，並具有耦合到地面的該第一可操作放大器的第二輸入。
    [9] 一種方法，包括：在半導體晶片上形成多個電晶體失配電路；在該晶片上形成求和放大器，其中該求和放大器電性耦合到該多個失配電路的輸出；在探針測試期間同時將電壓源Vss和Vdd用於該多個電晶體失配電路；和當將這些電壓源用於這些電晶體失配電路時，測量該求和放大器的輸出。
    [10] 如請求項9之方法，進一步包括：形成耦合在這些電晶體失配電路和該求和放大器之間的多個絕對值電路。
    [11] 如請求項9之方法，其中該求和放大器的輸出表示在該半導體晶片上相同類型電晶體之間的失配的特性。
    [12] 如請求項11之方法其中這些失配電路，包括：第一自偏置轉換器電路，具有耦合到第一NMOS電晶體的第一PMOS電晶體，第二轉換器電路，具有耦合到第二NMOS電晶體的第二PMOS電晶體，該失配的特性是在相同類型的這些電晶體之間的失配的標準偏差。
    [13] 如請求項9之方法，其中將這些失配電路形成在以下至少一個中：在該晶片上的劃道，以及在該晶片上的積體電路晶片中。
    [14] 一種半導體裝置，包括：形成在半導體晶片上的多個電晶體失配電路；和形成在該半導體晶片上的特性化電路，將該特性化電路耦合以接收同時由這些失配電路所提供的輸入並配置用來輸出在這些失配電路中電晶體之間的失配的標準偏差。
    [15] 如請求項14之半導體裝置，進一步包括：多個絕對值電路，耦合在各個電晶體失配電路和該特性化電路之間，其中這些絕對值電路配置用來接收來自這些電晶體失配電路的輸入並用來輸出該輸入的絕對值。
    [16] 如請求項14之半導體裝置，該失配電路包括：配置作為第一階轉換器電路的第一PMOS電晶體和第一NMOS電晶體；和配置作為耦合到該第一轉換器電路的第二階轉換器電路的第二PMOS電晶體和第二NMOS電晶體。
    [17] 如請求項15之半導體裝置，進一步包括：多個電阻，其中這些電阻的每一個耦合在這些絕對值電路各個和該特性化電路的輸出之間，這些電阻的值與失配電路的數量成比例。
    [18] 如請求項17之半導體裝置，其中該特性化電路是求和放大器，包括第一可操作放大器，具有耦合在該第一可操作放大器的輸出和第一輸入和耦合地面的第二輸入之間的電阻。
    [19] 如請求項14之半導體裝置，其中該電晶體失配電路包括：第一轉換器電路，包括第一PMOS電晶體和第一NMOS電晶體，該第一PMOS電晶體的漏極耦合到該第一NMOS電晶體的漏極；第二轉換器電路，包括第二PMOS電晶體和第二NMOS電晶體，該第二PMOS電晶體的漏極耦合到該第二NMOS電晶體的漏極；第一輸出電壓Vo1，耦合到該第一和第二PMOS和NMOS電晶體的柵極，在該第一PMOS電晶體的漏極和該第一NMOS電晶體的漏極之間以自偏置該第一轉換器電路；和第二輸出電壓Vo2，耦合在該第二PMOS電晶體的漏極和該第二NMOS電晶體的漏極之間。
    [20] 如請求項14之半導體裝置其中該失配電路形成在以下至少一個中：在該晶片上的劃道，以及在該晶片上的積體電路晶片中。
    类似技术:
    公开号 | 公开日 | 专利标题
    Croon et al.2002|An easy-to-use mismatch model for the MOS transistor
    JP3187019B2|2001-07-11|半導体集積回路及びその試験方法
    JP5555593B2|2014-07-23|集積回路の作動パラメータモニター
    US20040081224A1|2004-04-29|Device for measuring temperature of semiconductor integrated circuit
    US8729954B2|2014-05-20|MOFSET mismatch characterization circuit
    JP2011033535A|2011-02-17|温度検出回路
    TWI552242B|2016-10-01|金氧半場效電晶體（ｍｏｓｆｅｔ）失配特性化電路
    US8456169B2|2013-06-04|High speed measurement of random variation/yield in integrated circuit device testing
    TW200918925A|2009-05-01|An electronic circuit to determine current-voltage characteristics of a plurality of electronic devices
    TWI425236B|2014-02-01|臨界電壓量測裝置
    US20140266290A1|2014-09-18|Process detection circuit
    Kwon et al.2013|A precision mismatch measurement technique for integrated capacitor array using a switched capacitor amplifier
    CN100552461C|2009-10-21|一种测量电容失配性的方法及其电路结构
    CN103941068A|2014-07-23|一种用于测量阈值电压漂移的芯片上传感器
    JP5533063B2|2014-06-25|半導体集積回路
    Jain et al.2019|On-chip threshold voltage variability detector targeting supply of ring oscillator for characterizing local device mismatch
    US20120049891A1|2012-03-01|Comparator circuit with hysteresis, test circuit, and method for testing
    JP2017083310A|2017-05-18|半導体装置及び半導体装置の検査方法
    TW201300796A|2013-01-01|門檻電壓偵測電路
    JP2008064481A|2008-03-21|容量測定用回路および容量測定方法
    US20100274505A1|2010-10-28|Device for measuring temperature and leakage current in a chip
    JP2005055231A|2005-03-03|Ｍｏｓトランジスタのオン抵抗検査方法
    US20210223115A1|2021-07-22|Temperature sensing circuit
    US10283303B2|2019-05-07|Fuse circuit and semiconductor integrated circuit device
    Berger et al.1971|Measurement of transfer efficiency of charge-coupled devices
    同族专利:
    公开号 | 公开日
    TWI552242B|2016-10-01|
    KR20130024868A|2013-03-08|
    US9111894B2|2015-08-18|
    EP2565915A2|2013-03-06|
    EP2565915B1|2020-10-07|
    KR101880765B1|2018-07-20|
    EP2565915A3|2016-03-02|
    US20130049788A1|2013-02-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US3952185A|1975-01-17|1976-04-20|Philip Morris Incorporated|Standard deviation determining apparatus|
    JPH01138813A|1987-11-26|1989-05-31|Toshiba Corp|Level conversion circuit|
    US4980580A|1989-03-27|1990-12-25|Microelectronics And Computer Technology Corporation|CMOS interconnection circuit|
    US5041741A|1990-09-14|1991-08-20|Ncr Corporation|Transient immune input buffer|
    JPH0746098A|1993-08-03|1995-02-14|Nec Corp|遅延回路|
    US5438287A|1994-06-01|1995-08-01|United Memories Inc.|High speed differential current sense amplifier with positive feedback|
    JPH1140522A|1997-07-17|1999-02-12|Rohm Co Ltd|半導体ウエハの製造方法、この方法により作製された半導体ウエハ、半導体チップの製造方法、およびこの方法により製造された半導体チップ、ならびにこの半導体チップを備えたｉｃカード|
    JP3609977B2|1999-07-15|2005-01-12|シャープ株式会社|レベルシフト回路および画像表示装置|
    JP3571013B2|2001-08-23|2004-09-29|エルピーダメモリ株式会社|半導体装置、その駆動方法及びその設定方法|
    US6696800B2|2002-01-10|2004-02-24|Koninklijke Philips Electronics N.V.|High frequency electronic ballast|
    US7002241B1|2003-02-12|2006-02-21|National Semiconductor Corporation|Packaging of semiconductor device with a non-opaque cover|
    US7129566B2|2004-06-30|2006-10-31|Freescale Semiconductor, Inc.|Scribe street structure for backend interconnect semiconductor wafer integration|
    JP4096948B2|2005-02-01|2008-06-04|セイコーエプソン株式会社|レベルシフト回路、それを用いた電気光学装置、および、電子機器|
    US7408372B2|2006-06-08|2008-08-05|International Business Machines Corporation|Method and apparatus for measuring device mismatches|
    JP4273363B2|2006-11-21|2009-06-03|日立金属株式会社|回転角度検出装置、回転機、及び回転角度検出法|
    US7711998B2|2007-03-30|2010-05-04|Infineon Technologies Ag|Test circuit arrangement|
    US7863965B2|2007-06-27|2011-01-04|Hynix Semiconductor Inc.|Temperature sensor circuit and method for controlling the same|
    US7673195B2|2007-10-03|2010-03-02|International Business Machines Corporation|Circuits and methods for characterizing device variation in electronic memory circuits|
    US8862426B2|2007-12-20|2014-10-14|International Business Machines Corporation|Method and test system for fast determination of parameter variation statistics|
    US8183910B2|2008-11-17|2012-05-22|Taiwan Semiconductor Manufacturing Co., Ltd.|Circuit and method for a digital process monitor|
    KR20100078608A|2008-12-30|2010-07-08|주식회사 동부하이텍|Ｍｏｓ 트랜지스터의 테스트 장치 및 방법|US9135987B2|2013-07-01|2015-09-15|Internatinal Business Machines Corporation|FinFET-based boosting supply voltage circuit and method|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/222,335|US9111894B2|2011-08-31|2011-08-31|MOFSET mismatch characterization circuit|
    [返回顶部]